Gamitoptoelectronicteknolohiya ng co-packaging upang malutas ang napakalaking paghahatid ng data
Hinimok ng pag-unlad ng kapangyarihan sa pag-compute sa mas mataas na antas, ang dami ng data ay mabilis na lumalawak, lalo na ang bagong trapiko sa negosyo ng data center gaya ng malalaking modelo ng AI at machine learning ay nagpo-promote ng paglago ng data mula sa dulo hanggang dulo at sa mga user. Ang napakalaking data ay kailangang mailipat nang mabilis sa lahat ng mga anggulo, at ang bilis ng paghahatid ng data ay nabuo din mula 100GbE hanggang 400GbE, o kahit 800GbE, upang tumugma sa lumalakas na computing power at mga pangangailangan sa pakikipag-ugnayan ng data. Habang tumataas ang mga rate ng linya, ang pagiging kumplikado ng board-level ng kaugnay na hardware ay lubhang tumaas, at ang tradisyonal na I/O ay hindi nakayanan ang iba't ibang pangangailangan ng pagpapadala ng mga high-speed na signal mula sa ASics patungo sa front panel. Sa kontekstong ito, hinahangad ang CPO optoelectronic co-packaging.
Dumadami ang demand sa pagproseso ng data, CPOoptoelectronicco-seal ng atensyon
Sa optical communication system, ang optical module at ang AISC (Network switching chip) ay naka-package nang hiwalay, at angoptical moduleay nakasaksak sa front panel ng switch sa isang pluggable mode. Ang pluggable mode ay hindi kakaiba, at maraming tradisyonal na I/O na koneksyon ang magkakasamang konektado sa pluggable mode. Bagama't ang pluggable pa rin ang unang pagpipilian sa teknikal na ruta, ang pluggable mode ay naglantad ng ilang problema sa mataas na rate ng data, at ang haba ng koneksyon sa pagitan ng optical device at circuit board, pagkawala ng signal transmission, paggamit ng kuryente, at kalidad ay paghihigpitan bilang ang bilis ng pagproseso ng data ay nangangailangan ng karagdagang pagtaas.
Upang malutas ang mga hadlang ng tradisyonal na pagkakakonekta, ang CPO optoelectronic co-packaging ay nagsimulang makatanggap ng pansin. Sa Co-packaged optics, optical modules at AISC (Network switching chips) ay pinagsama-sama at konektado sa pamamagitan ng mga short-distance na electrical connection, kaya nakakamit ang compact optoelectronic integration. Ang mga bentahe ng laki at timbang na dala ng CPO photoelectric co-packaging ay halata, at ang miniaturization at miniaturization ng high-speed optical modules ay naisasakatuparan. Ang optical module at AISC (Network switching chip) ay mas sentralisado sa board, at ang haba ng hibla ay maaaring mabawasan nang malaki, na nangangahulugan na ang pagkawala sa panahon ng paghahatid ay maaaring mabawasan.
Ayon sa data ng pagsubok ng Ayar Labs, ang CPO opto-co-packaging ay maaaring direktang bawasan ang konsumo ng kuryente ng kalahati kumpara sa mga pluggable optical modules. Ayon sa kalkulasyon ng Broadcom, sa 400G pluggable optical module, ang CPO scheme ay makakatipid ng humigit-kumulang 50% sa konsumo ng kuryente, at kung ikukumpara sa 1600G pluggable optical module, ang CPO scheme ay makakatipid ng mas maraming power consumption. Ang mas sentralisadong layout ay nagpapalaki din ng density ng interconnection, ang pagkaantala at pagbaluktot ng signal ng kuryente ay mapapabuti, at ang paghihigpit sa bilis ng paghahatid ay hindi na tulad ng tradisyonal na pluggable mode.
Ang isa pang punto ay ang gastos, ang artificial intelligence, server at switch system ngayon ay nangangailangan ng napakataas na density at bilis, ang kasalukuyang demand ay mabilis na tumataas, nang hindi gumagamit ng CPO co-packaging, ang pangangailangan para sa isang malaking bilang ng mga high-end na konektor upang ikonekta ang optical module, na isang malaking halaga. Maaaring bawasan ng co-packaging ng CPO ang bilang ng mga konektor ay malaking bahagi din ng pagbabawas ng BOM. Ang CPO photoelectric co-packaging ay ang tanging paraan upang makamit ang mataas na bilis, mataas na bandwidth at mababang kapangyarihan ng network. Ang teknolohiyang ito ng packaging ng silicon photoelectric na mga bahagi at mga elektronikong sangkap na magkasama ay gumagawa ng optical module na mas malapit hangga't maaari sa network switch chip upang mabawasan ang pagkawala ng channel at impedance discontinuity, lubos na mapabuti ang interconnection density at magbigay ng teknikal na suporta para sa mas mataas na rate ng koneksyon ng data sa hinaharap.
Oras ng post: Abr-01-2024